제3판의 내용의 상당한 부분이 기술의 변화로 인한 단원 재구성을 제외하고는 이전의 판과 유사하다. 일례로 두개의 절에서 소개되었던 조합회로는 하나의 절로 축소되었고, 순차회로는 JK와 SR플립플롭 대신에 D플립플롭으로 강조하였다. 메모리와 프로그래밍 논리는 하나의 절에서 다루었으며 8장은 레지스터 전이 레벨(RTL)을 포함시켰다. 제3판에서 주된 개정은 VHDL을 추가한 것이다. HDL은 포함되거나 넘어갈 수 있도록 분리되어 삽입되었다. 이 책의 표현은 디지털 회로와 HDL을 동시에 처음 배우는 학생들에게 적당하도록 하였다.이 책의 뒤에 있는 CD롬에는 VHDL 코드 파일과 SynaptiCAD에 의해 만들어진 두개의 시뮬레이터가 들어있다.

제1장 2진수계 ...2

제2장 Boole대수와 논리 게이트 ...42

제3장 제3장 게이트-게벨 최소화 ...80

제4장 조합논리 ...136

제5장 동기식 순차논리 ...206

제6장 레지스터와 카운터 ...270

제7장 기억장치 및 프로그래머블 논리 ...316

제8장 레지스터 전이 레벨 ...362

제9장 비동기식 순차논리 ...426

제10장 디지털 집적회로 ...494

제11장 실험 ...544

제12장 표준 그래픽 기호 ...600

연습문제 해답 ...621

찾아보기 ...631